Tìm ra phương pháp chế tạo chip 9nm

Các nhà khoa học thuộc Viện Công nghệ Massachusetts, MIT, ở Mỹ, vừa công bố phương pháp chế tạo chip với những chi tiết nhỏ tới 9nm, một kết quả đáng chú ý trong phòng thí nghiệm. Con số này vượt xa kỷ lục 25nm từng đạt được trước đó bằng công nghệ in thạch bản sử dụng các chùm tia điện tử để tạo khuôn mẫu mạch. Kết quả nghiên cứu xuất hiện trong số mới nhất của Tạp chí Microelectronic Engineering, mở thêm một hướng tiếp cận cho ngành sản xuất chất bán dẫn đang liên tục thu nhỏ linh kiện. Trong khoảng 50 năm phát triển, các transistor trên chip máy tính ngày càng bé hơn, nhưng nhà sản xuất chất bán dẫn gần như chỉ dựa vào một phương pháp chế tạo chủ đạo. Đó là công nghệ in litô, hay in ảnh litô, kỹ thuật dùng ánh sáng để tạo ra những hoa văn cực nhỏ trên bề mặt vật liệu bán dẫn. Tuy nhiên, kích thước transistor được tạo bằng phương pháp này chịu giới hạn từ bước sóng ánh sáng khả kiến, gồm các màu đỏ, da cam, vàng, lục, lam, chàm và tím. Khi muốn tiếp tục thu nhỏ chip vượt qua giới hạn hiện tại, các nhà sản xuất rõ ràng cần cân nhắc phương pháp chế tạo khác, thay vì chỉ cải tiến quy trình cũ. MIT vì thế tập trung vào in thạch bản bằng chùm tia điện tử, kỹ thuật đã được giới nghiên cứu sử dụng từ lâu để tạo các khuôn mẫu chip có kích thước nhỏ hơn. Về nguyên lý, chùm điện tử có thể tác động lên vật liệu với độ chính xác cao, giúp hình thành những chi tiết nhỏ mà ánh sáng thông thường khó tạo ra. Nhưng ưu điểm về độ phân giải đi kèm một nhược điểm lớn, bởi quá trình in bằng chùm tia điện tử thường chậm hơn rất nhiều so với công nghệ in litô. Muốn tăng tốc độ in, về nguyên tắc, người ta phải sử dụng chùm tia lớn hơn, nhưng lựa chọn đó lại làm giảm khả năng tạo ra những chi tiết cực nhỏ. Mâu thuẫn giữa tốc độ và độ phân giải từng khiến chip nhỏ nhất chế tạo bằng kỹ thuật này chỉ đạt topology dạng tổ ong 25nm, dù kết quả vẫn rất khả quan. Kích thước 25nm đã nhỏ hơn đáng kể mức 32nm đạt được bằng công nghệ in litô, cho thấy tiềm năng của phương pháp sử dụng chùm tia điện tử. Các chip 25nm được tạo ra theo quy trình này từng được giới thiệu cho một số nhà sản xuất, dù kỹ thuật vẫn chưa giải quyết trọn vẹn bài toán sản xuất quy mô lớn. Để tiến tới độ phân giải 9nm, nhóm nghiên cứu MIT lựa chọn một loại cảm biến quang, còn gọi là fotoresist, có khả năng phản ứng với liều chùm điện tử rất nhỏ. Vật liệu này tạo nên các lớp mỏng hơn bình thường, qua đó giảm thiểu sự phân bổ điện tử trong quá trình chùm tia tác động lên bề mặt. Cách tiếp cận ấy cho phép nhóm nghiên cứu kiểm soát tốt hơn lượng điện tử đi vào từng vùng, yếu tố quyết định độ sắc nét của sơ đồ mạch được tạo ra. Sau khi được chiếu xạ, sơ đồ sẽ hiện lên trong một dung dịch muối, nơi các vùng khác nhau chứa lượng điện tử khác nhau và sắp xếp theo đặc tính riêng. Nhờ sự phân bố có kiểm soát đó, những đường nét rất nhỏ của khuôn mẫu có thể hình thành rõ ràng hơn, giúp nhóm nghiên cứu đạt kích thước chi tiết 9nm. Dù vậy, kết quả trong phòng thí nghiệm chưa đồng nghĩa kỹ thuật đã sẵn sàng thay thế ngay các dây chuyền sản xuất chip công nghiệp hiện nay. Giáo sư vật lý Pieter Kruit, thuộc Đại học Delft ở Hà Lan, bày tỏ nghi ngờ về khả năng các nhà sản xuất sử dụng chính chất cảm quang này cho sản xuất đại trà. Ông Pieter Kruit cũng là đồng sáng lập Công ty Mapper, doanh nghiệp chuyên sản xuất các hệ thống in thạch bản dựa trên công nghệ chùm tia điện tử. Theo ông, mục tiêu của nhóm MIT là tìm chất cảm quang phản ứng với liều điện tử nhỏ, nhưng vật liệu được dùng trong thí nghiệm lại có độ nhạy quá cao. Nhận xét này cho thấy bước tiến 9nm rất đáng kể về mặt nghiên cứu, đồng thời vẫn đặt ra câu hỏi về tốc độ, độ ổn định và khả năng mở rộng khi sản xuất hàng loạt.