Những năm qua, EUV được xem là "điểm nghẽn" lớn nhất trong nỗ lực sản xuất chip tiên tiến của Trung Quốc, khi thiết bị này chưa thể có mặt tại quốc gia tỷ dân do lệnh hạn chế của Mỹ. Các nhà sản xuất bán dẫn trong nước chủ yếu khai thác công nghệ in thạch bản cực tím sâu DUV, vốn kém hiện đại hơn.
"Họ dường như đang ở giai đoạn tương tự ASML năm 2004", nhà phân tích Francois-Xavier Bouvignies của ngân hàng UBS nói với Bloomberg.
Một mẫu wafer bán dẫn. Ảnh: Bảo Lâm
Nỗ lực vượt khó
Theo Tom's Hardware, từ trước khi bị áp dụng lệnh cấm, Trung Quốc đã chuẩn bị sẵn sàng cho việc không có công nghệ Mỹ bằng cách tích cực mua sắm thiết bị sản xuất bán dẫn. Kể từ 2012, các nhà sản xuất chip trong nước đã nhập khẩu hàng trăm máy quét quang khắc DUV từ ASML, chưa tính sản phẩm mua cho các nhà máy đa quốc gia đặt tại Trung Quốc.
Cuối tháng 9, báo cáo từ tổ chức nghiên cứu Centre for Technology & Statecraft (CTS) ở Washington cho thấy, các nhà sản xuất chip Trung Quốc đã tích lũy được khoảng 343 thiết bị sản xuất chip DUV trong giai đoạn 2012-2026. 270 chiếc trong số đó là Twinscan NXT:1980i của ASML, có độ phân giải 38 nm cùng khả năng chồng lớp máy khớp 2,5 nm - chỉ số quan trọng dùng để sản xuất chip 7 nm.
Thực tế, dù không có quyền mua và sử dụng máy EUV, Trung Quốc vẫn đạt được những tiến bộ gây chú ý thời gian qua. Tháo dỡ mẫu chip Kirin 9000S trên Huawei Mate 60 Pro năm 2023, giới phân tích nhận ra nó được sản xuất bởi công ty Trung Quốc SMIC bằng tiến trình 7 nm thế hệ thứ hai mà không cần máy EUV. Tháng 8, phân tích của TechInsight về chip Kirin 9030 cũng ho thấy SMIC đã đẩy hệ thống DUV tiến gần hơn đến mật độ tương đương với công nghệ sản xuất 5 nm.
Ngoài nhập khẩu, Trung Quốc cũng bắt đầu sản xuất máy quang khắc DUV kiểu nhúng do doanh nghiệp trong nước phát triển. Hồi tháng 7, The Information cho biết, quá trình sản xuất có sự tham gia của nhiều công ty, trong đó có startup được nhà nước hỗ trợ Shanghai Yuliangsheng Technology, với mục tiêu sản lượng năm nay là 5 máy và năm sau khoảng 20 máy, dự kiến bàn giao cho SMIC, Hua Hong Semiconductor và CXMT.
Rào cản hiệu suất, chi phí
Theo giới chuyên gia, việc sử dụng DUV để sản xuất chip tiên tiến từ 7 nm trở xuống không phải không thể. Tuy nhiên, mấu chốt nằm ở kỹ thuật tạo nhiều lớp mẫu. Thay vì in toàn bộ trong một lần vốn rất phức tạp, nhà sản xuất Trung Quốc chia thiết kế thành nhiều mẫu đơn giản hơn, sau đó lặp lại quy trình in thạch bản nhiều lần để tạo ra lớp mạch có cấu trúc gần với thiết kế ban đầu.
Cụ thể, DUV có bước sóng 193 nm, dài hơn đáng kể so với 13,5 nm của EUV. Khi sản xuất cấu trúc nhỏ, nhà máy phải chia một mẫu mạch thành nhiều mẫu nhỏ, sau đó thực hiện nhiều chu kỳ quang khắc và ăn mòn để hoàn thiện cấu trúc. Cách này giúp DUV tiến tới các tiến trình tiên tiến, nhưng làm tăng số công đoạn, số mặt nạ và nguy cơ phát sinh sai số. Theo Reuters, chuyển từ tiến trình 7 nm xuống 5 nm bằng kỹ thuật tạo mẫu nhiều lần có thể làm số bước sản xuất tăng khoảng 20%.
"Trong giai đoạn đầu chuyển đổi, xét về chi phí, ba lần phơi sáng bằng máy DUV tương đương một lần phơi sáng bằng máy EUV", chuyên gia quang khắc Chris Mack, nhà đồng sáng lập kiêm Giám đốc công nghệ của Fractilia, giải thích với Tom's Hardware. "Với ba lần phơi sáng, chi phí của hai phương pháp gần như ngang nhau. Nhưng khi cần sử dụng bốn lớp 193 nm bằng DUV để thay thế một lớp mặt nạ EUV, công nghệ EUV bắt đầu có lợi thế về chi phí".
Phương pháp này cũng ảnh hưởng đến chất lượng chip và tỷ lệ lỗi. Mỗi lần "bắn" tia lên tấm wafer, mẫu mới phải khớp chính xác với lớp mạch bên dưới. Càng nhiều lần phơi sáng, nguy cơ sai lệch càng tăng. Chẳng hạn, nếu sử dụng bốn lớp 193 nm, các lớp phủ và biến thiên trong quy trình sẽ tích lũy qua từng công đoạn. Theo CNA, mỗi công đoạn bổ sung tạo thêm "cơ hội" phát sinh lỗi về kích thước đường mạch, độ đồng đều hoặc căn chỉnh. Những sai lệch nhỏ có thể tích lũy qua nhiều lớp và làm giảm tỷ lệ chip hoạt động đúng thiết kế.
Để giảm nguy cơ, các nhà thiết kế chip có thể tăng khoảng trống giữa các chi tiết trên chip, giúp quá trình sản xuất ổn định hơn. Tuy nhiên, cách này khiến chip lớn hơn, làm giảm số lượng chip có thể sản xuất trên mỗi wafer - vốn có giá hàng chục nghìn USD/tấm.
"Bạn không bán wafer, bạn bán chip", Mack nói. "Vấn đề cốt lõi nằm ở số lượng chip có thể tạo trên mỗi wafer, bao nhiêu chip đạt hiệu suất cao, qua đó quyết định hiệu quả sản xuất".
Một số bằng chứng cho thấy mức độ hiệu quả khi sản xuất chip của Trung Quốc kém xa các đối thủ bên ngoài. Hồi tháng 6, ngân hàng đầu tư Morgan Stanley ước tính nhà sản xuất DRAM Trung Quốc CXMT chỉ tạo được một phần ba số chip trên mỗi tấm wafer so với những hãng khác dùng máy EUV.
"Việc tiếp cận công nghệ in thạch bản EUV tiên tiến nhất là 'rào cản cứng' với sự phát triển bộ nhớ của Trung Quốc", Douglas Fuller, nhà nghiên cứu bán dẫn tại Trường Kinh doanh Copenhagen (Đan Mạch), nhận xét. "Về lý thuyết, các nhà sản xuất chip logic tiên tiến có thể tìm ra những cải tiến khác để giảm sự phụ thuộc vào EUV, nhưng khó đạt hiệu quả cao".
Dù vậy, trong bối cảnh không thể tiếp cận EUV, máy DUV với Trung Quốc vẫn là lựa chọn gần như duy nhất. Theo Morgan Stanley, tỷ lệ tự chủ chip AI của Trung Quốc dự kiến tăng từ 42% năm 2025 lên 70% năm 2030. Tuy nhiên, những hạn chế về EUV và phần mềm tiên tiến khiến Trung Quốc chỉ có thể thu hẹp một phần khoảng cách với phương Tây.
"Tôi khó có thể tin công nghệ 3 nm hoặc 2 nm sẽ khả thi về mặt kinh tế nếu không có EUV", Mack nói thêm.
Bảo Lâm tổng hợp
- 'Ngôi sao bán dẫn Trung Quốc' sản xuất hàng loạt DRAM thế hệ 5
- Công ty bán dẫn Trung Quốc công bố 6 thiết bị chip một ngày
- 'Ngôi sao bán dẫn Trung Quốc' sản xuất bộ nhớ HBM tiên tiến
- 'Ngôi sao bán dẫn Trung Quốc' CXMT kiện Bộ Quốc phòng Mỹ